This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number :

2000-174242

(43) Date of publication of application: 23.06.2000

(51) Int. CI.

H01L 27/115

H01L 21/76

H01L 27/10

(21) Application number : 11-252181

(71) Applicant: TOSHIBA CORP

(22) Date of filing:

06.09.1999

(72) Inventor:

NAKAMURA TAKUYA

KOIDO NAOKI

IIZUKA HIROHISA NARITA KAZUHITO ARITOME SEIICHI

ARAI FUNITAKA

(30) Priority


Priority number: 10276126


Priority date : 29.09.1998

Priority country : JP

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

PROBLEM TO BE SOLVED: To provide a semiconductor device, together with its manufacturing method, wherein a short circuit between gate electrodes is surely prevented. SOLUTION: After a first gate electrode material film 16a is deposited on a silicon substrate 11 through a gate insulating film 15, a mask material is used to work an element isolation groove 13 for embedding an element isolation insulating film 14. After the mask material is removed, the upper-end part corner A of the element isolation insulating film 14 is receded by an isotropic etching. Then, a second gate electrode material film 16b is deposited, and a control gate electrode 18 is formed through an inter-layer gate insulating film 17. At the time when the control gate electrode 18 is patterned, gate electrode material film 16b and 16a are etched to form a floating gate electrode 16.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the

examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-174242 (P2000-174242A)

(43)公開日 平成12年6月23日(2000.6.23)

(51) Int.CL.		識別記号	FΙ	テーマコード(参考)
H01L	27/115		H01L 27/10	434
	21/76			481
	27/10	481	21/76	. L

審査請求 未請求 請求項の数6 OL (全 9 頁)

(21)出顧番号	特歐平11-252181	(71)出版人	000003078 株式会社東芝
(22)出版日	平成11年9月6日(1999.9.6)	(72)発明者	神奈川県川崎市幸区堀川町72番地 中村 卓矢
(31) 優先権主張番号 (32) 優先日	特觀平10-276126 平成10年9月29日(1998.9.29)		神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内
(33)優先権主張国	日本(JP)	(72)発明者	小井土 直樹 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内
	·	(74)代理人	100092820 弁理士 伊丹 勝


最終頁に絞く


(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 ゲート電極間短絡を確実に防止した半導体装置とその製造方法を提供する。

【解決手段】 シリコン基板11にゲート絶縁膜15を介して第1のゲート電極材料膜16aを堆積した後、マスク材を用いて素子分離用溝13を加工し、素子分離絶縁膜14を埋め込む。マスク材を除去した後、等方性エッチングにより素子分離絶縁膜14の上端部コーナーAを後退させる。その後第2のゲート電極材料膜16bを堆積し、層間ゲート絶縁膜17を介して制御ゲート電極18を形成する。制御ゲート電極18のパターニング時に同時に、ゲート電極材料膜16b,16aをエッチングして、浮遊ゲート電極16を形成する。





【特許請求の範囲】

【請求項1】 半導体基板と、

この半導体基板に形成された溝に半導体基板の面より突 出した状態に埋め込まれた素子分離絶縁膜と、

1

前記半導体基板の前記素子分離絶縁膜により囲まれた領 域に形成された、前記素子分離絶縁膜の埋め込み前にゲ ート絶縁膜を介して堆積されたゲート電極材料膜を含む ゲート電極を有するトランジスタとを備えた半導体装置 において、

前記素子分離絶縁膜は、その上端部コーナーが選択的に 10 後退処理されていることを特徴とする半導体装置。

【請求項2】 前記トランジスタは、前記ゲート電極を 浮遊ゲート電極とし、この浮遊ゲート電極上に層間ゲー ト絶縁膜を介して制御ゲート電極が積層された不揮発性 メモリトランジスタであることを特徴とする請求項1記 載の半導体装置。

【讃求項3】 半導体基板にゲート絶縁膜を介してゲー ト電極材料膜及びマスク材料膜を順次堆積する工程と、 前記マスク材料膜、ゲート電極材料膜、ゲート絶縁膜及 び半導体基板を異方性エッチングにより順次エッチング 20 して素子分離領域に溝を形成する工程と、

前記マスク材料膜を残したまま前記簿にマスク材料膜の 面位置と略同じ面位置をもって素子分離絶縁膜を埋め込 む工程と、

前記マスク材料膜をその膜厚方向に少なくとも一部除去 した後、前記素子分離絶縁膜の上端部コーナーを等方性 エッチングにより後退させる工程と、

前記マスク材料膜を除去した後、前記ゲート電極材料膜 をパターニングしてゲート電極を形成する工程とを有す ることを特徴とする半導体装置の製造方法。

【請求項4】 前記ゲート電極は、浮遊ゲート電極と制 御ゲート電極が積層された不揮発性メモリトランジスタ · · · · · · · · の浮遊ゲート電極であり、

前記ゲート電極のパターニング工程は、前記素子分離絶 縁膜の上端部コーナーを等方性エッチングにより後退さ せる工程の後、前記ゲート電極材料膜上に層間ゲート絶 縁膜を介して制御ゲート電極材料膜を堆積し、この制御 ゲート電極材料膜をパターニングして制御ゲート電極を 形成する工程と連続的に行うことを特徴とする請求項3 記載の半導体装置の製造方法。

【請求項5】 前記素子分離絶縁膜の上端部コーナーを 等方性エッチングにより後退させる工程は、後退した上 端部コーナーが前記ゲート電極材料膜の側面に終端する 状態となるようにすることを特徴とする請求項3記載の 半導体装置の製造方法。

【請求項6】 浮遊ゲート電極とこれに容量結合する制 御ゲート電極とを持つ不揮発性メモリトランジスタが配 列形成されたメモリセルアレイを有する半導体装置の製 造方法であって、

料膜及びマスク材料膜を順次堆積する工程と、

前記マスク材料膜、第1のゲート電極材料膜、ゲート絶 縁膜及び半導体基板を異方性エッチングにより順次エッ チングして素子分離領域に溝を形成する工程と、

前記マスク材料膜を残したまま前記溝にマスク材料膜の 面位置と略同じ面位置をもって素子分離絶縁膜を埋め込 む工程と、

前記マスク材料膜をその膜厚方向に少なくとも一部除去 した後、前記索子分離絶縁膜の上端部コーナーを等方性 エッチングにより後退させる工程と、

前記マスク材料膜を除去した後、前記第1のゲート電極 材料膜と共に浮遊ゲート電極を構成する第2のゲート電 極材料膜を堆積する工程と、

前記第2のゲート電極材料膜を前記素子分離絶縁膜上で 分離するスリットを加工する工程と、

前記第2のゲート電極材料膜上に層間ゲート絶縁膜を介 して制御ゲート電極を形成する工程と、

前記制御ゲート電極と自己整合的に前記第2及び第1の ゲート電極材料膜をパターニングして各メモリトランジ スタの浮遊ゲート電極を分離形成する工程とを有するこ とを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、ゲート電極材料 膜堆積後に素子分離絶縁膜の埋め込みを行うようにした 半導体装置に係り、特にNAND型EEPROM等の不 揮発性メモリに適用して有用な半導体装置とその製造方 法に関する.

[0002]

【従来の技術】従来より、NAND型EEPROM等の 高集積化メモリに用いられる素子分離技術として、ST I (Shallow Trench Isolation) 技術が知られている。 これは、半導体基板の素子分離領域に浅い溝を加工し、 この溝に素子分離絶縁膜を埋め込み形成するものであ る。具体的なSTI技術の適用に当たっては、(a)素 子分離絶縁膜を埋め込み形成した後に、素子領域にゲー ト絶縁膜を介してゲート電極を形成する方式と、(b) 予め基板全面にゲート絶縁膜を介してゲート電極材料膜 を形成した状態でゲート電極材料膜、ゲート絶縁膜及び 基板をエッチングして溝を形成し、素子分離絶縁膜を埋 め込み形成する方式とがある。

【0003】図15(a), (b)は、NAND型EE PROMのメモリセルアレイ領域について、後者の方式 を適用して素子分離絶縁膜を埋め込んだ状態の平面図と ・そのA-A´ 断面図を示している。 図示のように、シリ コン基板1には素子分離絶縁膜4の埋め込み前に、ゲー ・・ト絶縁膜(トンネル絶縁膜)5を介して浮遊ゲート電極 の一部となるゲート電極材料膜6、及びCMP処理のス トッパマスク材となるシリコン窒化膜7が堆積される。

半導体基板にゲート絶縁膜を介して第1のゲート電極材 50 これらのシリコン窒化膜7、ゲート電極材料膜6、ゲー

ト絶縁膜5及び基板1をレジストパターンを用いたRI Eによりエッチングして、素子分離領域に溝3が形成さ れ、ここに素子分離絶縁膜4が埋め込まれる。これによ り、素子分離絶縁膜4により区画されたストライプ状の 素子領域2が形成される。 素子分離絶縁膜4は、シリコ ン窒化膜7と実質的に同じ面位置になるように埋め込ま ns.

【0004】この後、シリコン窒化膜7を除去して、制 御ゲート電極を積層形成する。図16(a),(b)は 制御ゲート電極9をパターン形成した状態の平面図とそ 10 のA-A'断面図を示している。図15の段階では、ゲ ート電極材料膜6は、図15 (b)の断面では分離され ているが、ストライプ状の素子領域2内での各メモリト ランジスタ毎の分離は未だなされていない。シリコン窒 化膜7を除去した後、このゲート電極材料膜6とともに 浮遊ゲート電極となるゲート電極材料膜6 bを堆積し、 これに素子分離領域上でスリットを加工した後、この上 に層間ゲート絶縁膜8を形成し、制御ゲート電極9を形 成する、この制御ゲート電極9のパターニング工程にお いて同時に、ゲート電極材料膜6b及び6のエッチング 20 を行うことにより、素子領域2内での各メモリトランジ スタ毎に分離された浮遊ゲート電極が得られる。

[0005]

【発明が解決しようとする課題】上述した従来の製造法 では、 図16 (a) に示すように、 パターニングされた 制御ゲート電極9の間に、素子分離溝3の境界に沿って ゲート電極材料膜6,6bのエッチング残り10が発生 する.これは、図15に示すようにRIEにより形成さ れた溝に素子分離絶縁膜4を埋め込むと、その後シリコ ン窒化膜7を除去したときに、素子分離絶縁膜4が逆テ 30 ーパ状をなしてゲート電極材料膜6の上に突出した形と なるためである.

【0006】即ち、制御ゲート電極9をパターニング し、引き続きゲート電極材料膜6b,6を順次エッチン グする際に、素子分離絶縁膜4のコーナーが陰になっ て、ゲート電極材料膜6b,6のうち特に下層のゲート 電極材料膜6が完全にエッチングされない。この様なエ ッチング残り10は、NAND型セル内のメモリトラン ジスタの浮遊ゲート短絡という不良の原因となる。同様 の問題は、NAND型EEPROMに限らず、同様の索 40 子分離技術を用いる他のトランジスタ回路にも生じる。 【0007】この発明は、上記事情を考慮してなされた もので、ゲート電極間短絡を確実に防止した半導体装置 とその製造方法を提供することを目的としている。

[0008]

【課題を解決するための手段】この発明に係る半導体装 置は、半導体基板と、この半導体基板に形成された消に 半導体基板の面より突出した状態に埋め込まれた素子分 離絶縁膜と、前記半導体基板の前記素子分離絶縁膜によ

め込み前にゲート絶縁膜を介して堆積されたゲート電極 材料膜からなるゲート電極を有するトランジスタとを備 えた半導体装置において、前記素子分離絶縁膜は、その 上端部コーナーが選択的に後退処理されていることを特 徴とする。

【0009】具体的に例えば、前記トランジスタは、前 記ゲート電極を浮遊ゲート電極とし、この浮遊ゲート電 極上に層間ゲート絶縁膜を介して制御ゲート電極が積層 された不揮発性メモリトランジスタである。

【0010】この発明に係る半導体装置の製造方法は、 半導体基板にゲート絶縁膜を介してゲート電極材料膜及 びマスク材料膜を順次堆積する工程と、前記マスク材料 膜、ゲート電極材料膜、ゲート絶縁膜及び半導体基板を 異方性エッチングにより順次エッチングして素子分離領 域に溝を形成する工程と、前記マスク材料膜を残したま ま前記簿にマスク材料膜の面位置と略同じ面位置をもっ て素子分離絶縁膜を埋め込む工程と、前記マスク材料膜 をその関厚方向に少なくとも一部除去した後、前記素子 分離絶縁膜の上端部コーナーを等方性エッチングにより 後退させる工程と、前記マスク材料膜を除去した後、前 記ゲート電極材料膜をパターニングしてゲート電極を形 成する工程とを有することを特徴とする。

【0011】この発明の製造方法において、前記ゲート 電極は例えば、浮遊ゲート電極と制御ゲート電極が積層 された不揮発性メモリトランジスタの浮遊ゲート電極で あり、前記ゲート電極のパターニング工程は、前記素子 分離絶縁膜の上端部コーナーを等方性エッチングにより 後退させる工程の後、前記ゲート電極材料膜上に層間ゲ 一ト絶縁膜を介して制御ゲート電極材料膜を堆積し、こ の制御ゲート電極材料膜をパターニングして制御ゲート 電極を形成する工程と連続的に行うものとする。

【0012】またこの発明の製造方法において、前記素 子分離絶縁膜の上端部コーナーを等方性エッチングによ り後退させる工程は、好ましくは、後退した上端部コー ナーが前記ゲート電極材料膜の側面に終端する状態とな るようにする。

【0013】この発明はまた、浮遊ゲート電極とこれに 容量結合する制御ゲート電極とを持つ不揮発性メモリト ランジスタが配列形成されたメモリセルアレイを有する 半導体装置の製造方法であって、半導体基板にゲート絶 縁膜を介して第1のゲート電極材料膜及びマスク材料膜 を順次堆積する工程と、前記マスク材料膜、第1のゲー ト電極材料膜、ゲート絶縁膜及び半導体基板を異方性エ ッチングにより順次エッチングして素子分離領域に溝を 形成する工程と、前記マスク材料膜を残したまま前記溝 にマスク材料膜の面位置と略同じ面位置をもって素子分 離絶縁膜を埋め込む工程と、前記マスク材料膜をその膜・ 厚方向に少なくとも一部除去した後、前記素子分離絶縁 膜の上端部コーナーを等方性エッチングにより後退させ り囲まれた領域に形成された、前記素子分離絶縁膜の埋 50 る工程と、前記マスク材料膜を除去した後、前記第1の

ゲート電極材料膜と共に浮遊ゲート電極を構成する第2 のゲート電極材料膜を堆積する工程と、前記第2のゲー ト電極材料膜を前記素子分離絶縁膜上で分離するスリッ トを加工する工程と、前記第2のゲート電極材料膜上に 層間ゲート絶縁膜を介して制御ゲート電極を形成する工 程と、前記制御ゲート電極と自己整合的に前記第2及び 第1のゲート電極材料膜をパターニングして各メモリト ランジスタの浮遊ゲート電極を分離形成する工程とを有 することを特徴とする。

【0014】この発明によると、トランジスタのゲート 10 電極材料膜が素子分離絶縁膜の埋め込み工程前に堆積さ れ、しかも素子分離絶縁膜が半導体基板の面より突出し た状態に埋め込まれるような半導体装置の場合に、素子 分離絶縁膜の上端部コーナーに対してゲート電極のパタ ーニング工程前に後退処理を施すことによって、ゲート 電極のパターニング工程で素子分離絶縁膜の陰になって 電極材料膜のエッチング残りが生じるという事態が防止 される。これにより、ゲート電極短絡という不良のない 信頼性の高い半導体装置が得られる。

[0015]

【発明の実施の形態】以下、図面を参照して、この発明 の実施例を説明する。図1は、この発明をNAND型E EPROMに適用した実施例のメモリセルアレイ部の構 造を示す平面図であり、図2(a), (b)はそれぞれ 図1のAーA′、BーB′断面図である。

【0016】p型シリコン基板11の素子分離領域に は、STI (Shallow Trench Isolation)技術により素 子分離用溝13が形成され、この溝13に素子分離絶縁 膜14が埋め込み形成されている。素子分離絶縁膜14 により囲まれた素子形成領域12は、ストライプ状をな 30 しており、ここにゲート絶縁膜(トンネル絶縁膜)15 を介して浮遊ゲート電極16が形成され、浮遊ゲート電 極16上に更に層間ゲート絶縁膜17を介して制御ゲー ト電極18が形成されている。

【0017】この実施例の場合、浮遊ゲート電極16 は、第1のゲート電極材料膜16aと第2のゲート電極・ 材料膜16bの積層構造により形成されている。この浮 遊ゲート電極16のうち、第1のゲート電極材料膜16… aの堆積工程は、素子分離絶縁膜14の埋め込み工程よ り先行するが、この点の詳細は後に説明する。制御ゲー 40 ト電極18は、図2に示すように、ワード線WL(WL 1~WL8)として連続的にパターン形成される。制御 ゲート電極18と同時に同じ材料膜を用いて選択ゲート 電極18aが形成され、これはワード線WLと平行に選 択ゲート線SG(SG1, SG2)としてパターニング される.

【0018】浮遊ゲート電極16は、制御ゲート電極1 8及び選択ゲート電極18aに自己整合されてNAND 型セル内の各メモリトランジスタ毎に分離される。制御 ゲート電極18及び選択ゲート電極18aをマスクとし 50 14をシリコン窒化膜31をストッパマスクとするCM

てイオン注入を行うことにより、NAND型セルの各メ モリトランジスタのソース、ドレイン拡散層19が形成 される。制御ゲート電極18及び選択ゲート電極18a の上には層間絶縁膜20が形成され、この上にNAND セルの一端に接続されるビット線(BL)21が、ワー ド線WLと直交する方向にパターン形成される。

【0019】なお制御ゲート電極18と選択ゲート電極 18 aは、図2 (b) ではほぼ同様の構造をもって示し ているが、選択ゲート電極18aの直下のゲート絶縁膜 はメモリトランジスタ部に比べて厚く形成され、また選 択ゲート電極18aは図2(b)の断面位置以外の適当 な位置で、ワード線方向に分離されず連続的にパターン 形成されている浮遊ゲート電極16の第2のゲート電極 材料膜16bと接続される。

【0020】この実施例においては、図2(a)の断面 に示すように、素子分離絶縁膜14の上端部コーナーA が等方性エッチングにより後退させられ、コーナーAは 浮遊ゲート電極1.6における第1のゲート電極材料膜1 6aの側面に終端している。即ち、コーナーAの浮遊ゲ 20 一ト電極16に接する面位置は、第1のゲート電極材料 膜16aの上面より低く、ゲート絶縁膜15との界面よ りは高い。またコーナーAから離れた部分では素子分離 絶縁膜14の面位置は第1のゲート電極材料膜16aの それより高くなっている。

【0021】次に、この様なNAND型メモリアレイの 製造工程を具体的に説明する。 図3~図10は、図2 (a)の断面での製造工程を示している。図3に示すよ うに、シリコン基板11に、ゲート絶縁膜15を介して 浮遊ゲート電極となる第1のゲート電極材料膜16aを 堆積し、更にその上に、素子分離絶縁膜のCMP処理時 のストッパマスク材となるシリコン窒化膜31を堆積す る。ゲート絶縁膜15はこの実施例の場合、熱酸化によ るトシネル酸化膜である。ゲート電極材料膜16aは、 "アモルファスシリコン膜又は多結晶シリコン膜である。" 【0022】シリコン窒化膜31上には、リソグラフィ により素子分離領域に開口を持つレジストパターン32... を形成する。そして、レジストパターン32をマスクと 一して、異方性ドライエッチングであるRIEにより、シ リコン窒化膜31、ゲート電極材料膜16a、ゲート絶 緑膜15をエッチングし、更に基板11をエッチングし て、図4に示すように、浅い素子分離用溝13を形成す る。これにより、ストライプパターンの案子領域12が 形成される。ゲート電極材料膜16aも素子形成領域1 2と同じパターンに加工されるが、この段階ではまだ、 NANDセル内のメモリトランジスタ毎の分離はなされ ない.

……【0023】レジストパターン32を除去した後、図5 に示すように、素子分離絶縁膜となるCVDによるシリ コン酸化膜14を堆積する.次いでこのシリコン酸化膜 P処理により研磨して、図6に示すように、シリコン窒 化膜31が露出して素子分離溝13にはシリコン酸化膜 14が埋め込まれて平坦化された状態を得る。

【0024】その後、図7に示すように、シリコン窒化膜31をエッチング除去する。このとき素子分離絶縁膜14は、図示のように逆テーパ状であって、ゲート電極材料膜16aの面位置より突出した状態となる。次に、素子分離絶縁膜14を等方性エッチング、例えばゲート電極材料膜16aに対して選択比の大きいウェットエッチング法を利用してエッチングして、図8に示すように10素子分離絶縁膜14の上端部コーナーAを後退させる。このときエッチング量は、コーナーAにゲート絶縁膜15が露出することがないように選択される。これにより、素子分離絶縁膜14の上端部コーナーAがゲート電極材料膜16aの傾面に終端した状態とする。

【0025】より詳細にいえば、コーナーAの浮遊ゲート電極材料膜16aに接する面位置は、浮遊ゲート電極材料膜16aの上面より低く、ゲート絶縁膜15との界面よりは高い。またコーナーAから離れた部分では素子分離絶縁膜14の面位置は浮遊ゲート電極材料膜16a 20のそれより高くなる。この等方性エッチングには、ウェットエッチングの他、プラズマエッチング等の等方性ドライエッチングを利用することもできる。

【0026】その後、図9に示すように、第2のゲート電極材料膜16bを堆積する。この第2のゲート電極材料膜16bには、これをワード線方向に分離するため、素子分離領域上に分離用のスリット33を加工する。そして図10に示すように、ONO膜等の層間ゲート絶縁膜17を形成し、その上に制御ゲート電極18を形成する。制御ゲート電極18は、図1及び図2に示すよう。に、ストライプ状の素子領域12とは直交する方向に連続するワード線としてパターニングされる。この制御ゲート電極18と同時に、下地の第2のゲート電極材料膜16aもパターニングされて、ワード線と自己整合された形で各メモリトランジスタの浮遊ゲート電極16が分離される。この後は、通常の工程に従って、図2に示すように層間絶縁膜20を堆積し、その上にビット線21を形成する。

【0027】この実施例によると、素子分離絶縁膜14は、ゲート電極材料膜16aの面位置より突出した状態 40で逆テーパをなして埋め込まれるが、その上端部コーナーAの丸め処理を行っている。このため、制御ゲート電 極18及び浮遊ゲート電極16をパターニングするエッチング工程で、素子分離絶縁膜14がマスクとなって浮遊ゲート電極材料16a,16b、特に素子分離絶縁膜 堆積前に形成された第1のゲート電極材料膜16aが素子分離絶縁膜14の境界に沿って残ることがない。従って、NANDセル内の隣接するメモリトランジスタの浮遊ゲート電極16間が短絡するという事故は確実に防止される。 50

8

【0028】図11及び図12は、この発明の別の実施例の製造工程を示している。上記実施例では、図7に示すようにシリコン窒化膜31を完全に除去した後に、素子分離絶縁膜14のコーナーの後退処理を行った。これに対しこの実施例では、先の実施例の図6に示す素子分離絶縁膜14の埋め込み工程の後、図11に示すようにシリコン窒化膜31の一部をエッチングする。この状態で、素子分離絶縁膜14に対して等方性エッチングを行い、図12に示すようにコーナーAを後退させる。以下、残りのシリコン窒化膜31を除去して、先の実施例と同様の工程を行う。

【0029】この実施例によると、素子分離絶縁膜14のコーナーAを後退させる等方性エッチングの工程で、関面からのオーバーエッチングによりコーナーAの終端部がゲート絶縁膜15にかかり、ゲート絶縁膜15がエッチングされるという事態を確実に防止することができる。

【0030】上記実施例では、素子分離絶縁膜14の埋め込み工程前に堆積された第1のゲート電極材料膜16 aと、素子分離絶縁膜14の埋め込み後に重ねられた第2のゲート電極材料膜16bの二層構造により浮遊ゲート電極を形成している。これは、浮遊ゲート電極16の側面をも制御ゲート電極18に対向させて結合容量を大きくするためである。しかし、第2のゲート電極材料膜16aのみで浮遊ゲート電極を構成する場合にも、この発明は有効である。

【0031】この発明は、NAND型EEPROMに限られず、同様の素子分離技術を適用する他の不揮発性メモリやMOSトランジスタ回路にも適用できる。具体的に図13は、通常のMOSトランジスタ回路に適用した実施例の平面図であり、図14(a),(b)は図13のA-A、及びB-B、断面を示している。この実施例では、シリコン基板41の一つの素子領域47内に一つの拡散層を共有して二つのMOSトランジスタQ1,Q2を形成する例を示している。

【0032】シリコン基板41には、先の実施例と同様に、素子分離を行う前にゲート絶縁膜42を介して第1のゲート電極材料膜43a及び図示しないストッパマスク材料膜を堆積する。そして、RIEによりマスク材料膜、第1のゲート電極材料膜43aを素子領域に残すようにエッチングし、更に基板41をエッチングして、素子領域47を区画する溝44を形成する。この溝44に、これも先の実施例と同様にして素子分離絶縁膜45を埋め込む。その後、マスク材料膜を除去して、素子分離絶縁膜45の上端部コーナーAを等方性エッチングにより後退させる。

【0033】そして、第2のゲート電極材料膜43bを 堆積し、これを下地の第1のゲート電極材料膜43aと 50 共にパターニングして、ゲート電極配線43を形成す Q

る。その後、イオン注入を行って、ソース、ドレイン拡 散層46を形成する。

【0034】この実施例の場合にも、素子分離絶縁膜45の上端部コーナーAを等方性エッチングにより後退させる処理を行うことよって、素子領域内でゲート電極43をパターニングする際に、第1のゲート電極材料膜43aが素子分離領域の境界に沿ってエッチングされずに残るという事態が確実に防止される。

[0035]

【発明の効果】以上述べたようにこの発明によれば、ト 10 ランジスタのゲート電極材料膜が素子分離絶縁膜の埋め込み工程前に堆積され、素子分離絶縁膜が半導体基板の面より突出した状態に埋め込まれる半導体装置において、素子分離絶縁膜の上端部コーナーに対してゲート電極のパターニング工程前に後退処理を施すことによって、ゲート電極のパターニング工程でゲート電極材料膜のエッチング残りが生じるという事態が防止される。これにより、ゲート電極短絡という不良のない信頼性の高い半導体装置が得られる。

【図面の簡単な説明】

【図1】この発明の一実施例によるNAND型EEPR OMのメモリセルアレイの平面図である。

【図2】図1のA-A'及びB-B'断面図である。

【図3】同実施例の第1のゲート電極材料膜堆積までの 工程を示す断面図である。

【図4】同実施例の素子分離用溝形成の工程を示す断面 図である。

【図5】同実施例の素子分離絶縁膜堆積の工程を示す断面図である。

【図6】同実施例の素子分離絶縁膜の埋め込み工程を示す断面図である。

10

【図7】同実施例のマスク材除去工程を示す断面図であ る

【図8】同実施例の素子分離絶縁膜に対する後退処理工程を示す断面図である。

【図9】同実施例の第1のゲート電極材料膜形成の工程を示す断面図である。

【図10】同実施例の制御ゲート電極形成の工程を示す 断面図である。

【図11】別の実施例による素子分離絶縁膜のエッチング工程を説明するための断面図である。

【図12】同実施例の素子分離絶縁膜エッチング工程を示す断面図である。


【図13】別の実施例によるMOSトランジスタ回路の 平面図である。


【図14】図13のA-A′及びB-B′断面図である


【図15】従来のNAND型EEPROMメモリセルア
20 レイの素子分離技術を説明するための図である。


【図16】同従来技術を説明するための図である。 【符号の説明】


11…シリコン基板、12…素子領域、13…溝、14 …素子分離絶縁膜、15…ゲート絶縁膜、16…浮遊ゲート電極、16a…第1のゲート電極材料膜、16b… 第2のゲート電極材料膜、17…層間ゲート絶縁膜、1 8…制御ゲート電極、19…ソース、ドレイン拡散層、 20…層間絶縁膜、21…ビット線、31…シリコン窒 化膜。











フロントページの続き

(72)発明者 飯塚 裕久

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセン

ター内

(72)発明者 成田 一仁

三重県四日市市山之一色町字中籠宮800番

地 株式会社東芝四日市工場内

(72)発明者 有留 誠一

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内

(72)発明者 荒井 史隆

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内